CH14. 数字电路

一、CMOS门电路

1、CMOS晶体管

- N沟道（Not point in）

N沟道：源极连接负电压（电）从源极流出

P沟道：源极连接正电压（空穴）从源极流出

- 栅极高态电压：NMOS管导通
- 栅极低态电压：NMOS管截止

n沟道MOS

9

CMOS晶体管

- P沟道（Point in）



- 栅极低态电压：PMOS管导通
- 栅极高态电压：PMOS管截止

p沟道MOS

10

nmos还可以画成：

pmos还可以画成：

2、反相器：



① $V_{in}=0V$，P管导通，n管截止，$V_{out}=+5V$

② $V_{in}=V_{DD}=5.0V$，nmos导通，P管截止，$V_{out}=0V$

3、CMOS与非门

工作原理：

1、A、B至少有一个为低

T1、T3至少有一个截止，

T2、T4至少有一个导通；

Z为高（ V_{DD}）

2、A、B都为高

T1、T3都导通，

T2，T4都截止，

Z为低（ 0V）



$Z=(A\cdot B)'$

$=\overline{A}+\overline{B}$

T1、T3串联

T2、T4并联

与非门

14

4、CMOS或非门

工作原理：

1、A、B都为低

T1、T3都截止，

T2，T4都导通，

Z为高（ V_{DD}）

2、A、B至少有一个为高

T1、T3至少有一个导通，

T2、T4至少有一个截止；

Z为低（ 0V）



$Z=(A+B)'$

$=\overline{A}\cdot\overline{B}$

T1、T3并联

T2、T4串联

或非门

15





关于6.与或非门的补充："与或非门"能够用单极晶体管实现双极逻辑，在任何输入组合下，输出都不能同时和V_{DD}和地相连，所以在使用与或非门和或与非门实现逻辑功能的时候，上拉和下拉网络要互补对偶。

二、CMOS电路的电气特性：

2.1 静态电气特性

1、逻辑电平和噪声容限



高态噪声容限：$V_{OHmin}-V_{IHmin}$

（前一级输出为高态的最小电压必须大于后一级输入为高态的最小电压）

否则会有：



低态噪声容限：$V_{ILmax}-V_{OLmax}$。

同理，V_{ILmax}必须大于V_{OLmax}。



噪声容限这个静态特性须放在两个逻辑门前后连接的场景下来考虑。



2. 带电阻性负载的电路特性（输出特性、导通电阻）

如前所述，CMOS 门电路的输入端具有非常高的阻抗，并且从驱动它们的电路消耗很小的电流。然而，有些器件却要求有一定的驱动电流才能工作。当这样的器件连接到 CMOS 输出端的时候，就称这种器件为电阻性负载（resistive load）或直流负载（DC load）。以下是

电阻性负载的例子：



图 14-23　带电阻性负载的 CMOS 反相器的电阻性模型：a）表示实际负载电路；b）使用戴文宁等效负载

① 当 V_{IN} 为高电平，nmos 导通（电阻小）pmos 断开（电阻大）



图 14-24　带电阻性负载的 CMOS 在输出为低态时的电阻性模型

$V_{out} = V_{Thev} \times \frac{100}{100+667} \approx 0.43V$

② 当 V_{IN} 为低电平，nmos 截止，pmos 导通



图 14-25　带阻性负载的 CMOS 在输出为高态时的电阻性模型

$\therefore V_{out} = 5 \times \frac{667}{200+667} = 4.61V$

在实际中，像上述例子那样计算输出电压常常是不必要的。事实上，IC 设计者常常并不给出“导通”晶体管的等效电阻，所以也无法得到计算所需的必要信息。IC 设计者实际上会给出各种输出状态（高态或低态）下的最大负载，并确保该负载下的最坏情况输出电压。负载以电流的形式给出：

I_{OLmax}：输出低态且仍能使输出电压不大于 V_{OLmax} 时，输出端能吸收的最大电流。

I_{OHmax}：输出高态且仍能使输出电压不小于 V_{OHmin} 时，输出端可提供的最大电流。

导通电阻估算：

I_{OLmax}　　I_{OHmax}



V_{OLmax}

输出端吸收电流　　输出端提供电流

图 14-26　对两种电流的电路定义：a）I_{OLmax}；b）I_{OHmax}

通常情况，导通电阻不会给出，导通电阻的计算方法：

$$\begin{cases} R_{n(on)} = \dfrac{V_{OLmax}}{I_{OLmax}} \\ R_{p(on)} = \dfrac{V_{CC} - V_{OHmin}}{I_{OHmax}} \end{cases}$$

吸收和提供电流估算：

如果假设“导通”晶体管上没有压降，就可以得到输出电流的很好的最坏情况估值。这种假设简化了分析，得到保守的结果，通常能很好地满足实际需要。例如，图 14-27 中 CMOS 反相器驱动一个与上述例子相同的戴文宁等效负载，输出结构的电阻性模型没有给出，因为已不需要了；同时也假设“导通”CMOS 晶体管上没有压降。在图 14-27a 中，输出为低态，3.33 V 戴文宁等效电压源都加在 R_{Thev} 上，估算的吸收电流为 (3.33 V)/(667 Ω) = 5.0 mA。在图 14-27b 中，输出为高态，电源电压为 5.0 V，R_{Thev} 上的压降为 1.67 V，估算的提供电流为 (1.67 V)/(667 Ω) = 2.5 mA。



图 14-27　估算的吸收电流和源电流：a）输出为低态；b）输出为高态

3、带非理想输入的电路特性

至此，在我们一直假设 CMOS 电路的输入为高电平和低电平时，其电压值都是理想值，即非常接近于供电轨道。然而，CMOS 反相器电路的行为依赖于输入电压和负载特性。若输入电压不是非常接近于供电轨道，则“导通”晶体管可能不是完全“导通”，其电阻可能增加。同样，“断开”晶体管可能不是完全“断开”，其电阻可能比 1 MΩ 小得多。二者结合起来，就使输出电压偏离了供电轨道。

例如，图 14-28a 显示了输入为 1.5 V 时，CMOS 反相器的可能行为。此时，*p* 沟道晶体管的电阻变为原来的 2 倍，而 *n* 沟道晶体管正开始导通。（这些值是为方便说明而假设的，实际值依赖于具体的晶体管特性。）（未带负载）



V_{IN}决定两个mos的导通电阻

非理想会消耗能量

图 14-28　带非理想输入电压的 CMOS 反相器：a）带 1.5 V 输入电压的等效电路；b）带 3.5 V 输入电压的等效电路

$$I_{wasted} = \frac{V_{cc}}{400+2.5k} = 1.72mA$$

$$\therefore P_{wasted} = 5V \times I_{wasted} = 8.62mW$$

在“纯”CMOS 系统中，电路中的所有逻辑器件都是 CMOS 器件。因为 CMOS 的输入端具有非常高的阻抗，所以对驱动它的 CMOS 输出端呈现出非常小的电阻性负载。因此，CMOS 输出电压非常接近于供电轨道（0 V 和 5 V），而且在器件输出结构中不会浪费功率。在“非纯”CMOS 系统中，可能有两个方面会消耗额外的功率：

- 若非理想逻辑信号连接到 CMOS 输入端，则 CMOS 输出端消耗功率的情况如本小节前面所述。
- 若电阻性负载连接到 CMOS 输出端，则 CMOS 输出端消耗功率的情况如上一小节所述。

4、扇出(fan-out)

逻辑门的扇出（fanout）是指该门电路在不超出其最坏情况负载规格的条件下，能驱动的输入端个数。扇出不仅依赖于输出端的特性，还依赖于它驱动的输入端的特性。扇出的计算必须考虑输出的两种可能状态：高态和低态。

eg.

Parameter	CMOS load		TTL load	
	Name	Value	Name	Value
Maximum LOW-state output current (mA)	I_{OLmaxC}	0.02	I_{OLmaxT}	4.0
Maximum LOW-state output voltage (V)	V_{OLmaxC}	0.1	V_{OLmaxT}	0.33
Maximum HIGH-state output current (mA)	I_{OHmaxC}	−0.02	I_{OHmaxT}	−4.0
Minimum HIGH-state output voltage (V)	V_{OHminC}	4.4	V_{OHminT}	3.84

I_{IH}	Input HIGH current	V_{CC} = Max., $V_I = V_{CC}$	—	—	1	μA
I_{IL}	Input LOW current	V_{CC} = Max., V_I = 0 V	—	—	−1	μA

对CMOS：高态扇出：$\frac{I_{OHmax}}{I_{IH}} = 20$

低态扇出：$\frac{I_{OLmax}}{I_{IL}} = 20$

同理，TTL的高态扇出和低态扇出的值为400.

5、未用的输入端：

在板级设计中，可能不会用到一些逻辑门的输入端、一个 MSI 函数或一个 LSI 芯片。在最底层的一个实际设计问题中，可能需要一个 n 输入的门电路，但手头却只有 $n+1$ 输入的门电路可用。如果将 $n+1$ 输入门的某两个输入端连在一起，那么它所具有的功能与 n 输入门是一样的。从直觉上就能接受这个事实，还可用 3.1 节的开关代数证明之。图 14-31a 显了将两个输入端相连的“与非”门。



图 14-31 未用的输入端：a）与其他输入相连；b）使用上拉电阻的“与非”门；c）使用下拉电阻的“或非”门

还可将未用的输入端与一恒定逻辑值相连。未用的“与”门或者“与非”门的输入端，应与逻辑 1 相连，如图 14-31b 所示；未用的“或”门或者“或非”门的输入端，应与逻辑 0 相连，如图 14-31c 所示。对于 MSI 函数和 LSI 芯片，未用的输入端可以与恰当的未用函数

2.2 动态电气特性

1. 转换时间（transition time）

逻辑电路的输出从一种状态变为另一种状态所需的时间，就称为转换时间（transition time）。如图 14-32a 所示的是理想的输出状态转换——零时间转换。但是，实际输出不会立即变化，因为需要时间为其驱动的连线或其他部件的寄生电容充电。更接近实际的电路输出情形如图 14-32b 所示。输出从低态到高态的转换时间称为上升时间（t_r，rise time），从高态到低态的转换时间称为下降时间（t_f，fall time）。上升时间和下降时间很可能不相同。



图 14-32 转换时间：a）零时间转换的理想情况；b）接近现实的近似；c）实际的时序（表示上升和下降时间）

CMOS 输出的上升和下降时间主要由两个因素决定，即晶体管的“导通”电阻和负载电容。大电容增大了转换时间，这是不合需要的，所以逻辑设计者很少故意在逻辑电路输出端接电容器。然而，任何电路中都有寄生电容（stray capacitance），它至少有 3 个来源：

转换时间的计算（R_L未画出假设$R_L=\infty$无影响）

eg. 输出从高态→低态（算t_f，下降时间）



图 14-34 CMOS 高态到低态转换的模型：a）高态情况；b）p 沟道晶体管断开和 n 沟道晶体管导通之后



图 14-35 CMOS 输出从高态到低态转换的下降时间

三要素法：

$V_{out} = V_C = V_{DD} \cdot e^{-t/R_nC_L}$

$= 5.0 \cdot e^{-\frac{t}{1\times10^{-9}}}$

$\rightarrow t_f \approx 8.5ns$

输出从低态→高态：



图 14-36 CMOS 输出由低态到高态转换的模型：a）低态情况；b）n 沟道晶体管断开和 p 沟道晶体管导通之后

$V_{out} = V_C = 5.0(1 - e^{-t/200\times10^{-9}})$ V.

$\rightarrow t_r \approx 1.7ns$



图 14-37 CMOS 输出从低态到高态转换的上升时间

2. 传输延迟（propagation delay）

上升和下降时间只是部分地描述了逻辑元件的动态特性，还需要别的参数来描述输出时序与输入时序的关系。信号通路（signal path）是指从一个特定输入信号到逻辑元件的特定输出信号所经历的电气通路。信号通路的传输延迟（t_p，propagation delay）是指从输入信号变化到产生输出信号变化所需的时间。

t_{pHL}：输出从高态到低态变化时，输入变化引起相应输出变化的时间。

t_{pLH}：输出从低态到高态变化时，输入变化引起相应输出变化的时间。



信号通路上升和下降时间

3. 功率损耗

把输出不改变时的 CMOS 电路功率损耗称为静态功耗（static power dissipation 或 quiescent power dissipation）。多数 CMOS 电路的静态功耗都很低。这也正是它们在便携计算机和其他低功率应用中很具吸引力的原因，当暂停计算时，只消耗很小的功率。CMOS 电路只在状态转换时消耗可观的电能，称之为动态功耗（dynamic power dissipation）。

动态功耗的一个来源是 CMOS 输出结构的部分短路。当输入电压不接近供电轨道（0 V 或 V_{CC}）时，p 沟道和 n 沟道输出晶体管都可能部分“导通”，产生 600 Ω 或更小的串联电阻。此时，电流从 V_{CC} 经晶体管流到地。这种功耗的大小取决于 V_{CC} 的值和输出状态转换的发生率，计算公式如下：

$$P_T = C_{PD} \cdot V_{CC}^2 \cdot f$$

公式中用到如下变量：

P_T：输出状态转换引起的电路内部功耗。

C_{PD}：功耗电容（power-dissipation capacitance）。这个常数通常由器件制造商给出

C_{PD} 具有电容的量纲，但并不表示一个实际的输出电容。它更体现输出端从高态到低态和从低态到高态转换时，流过变化的输出晶体管电阻的电流动态特性。例如，HC 系列 CMOS 门的 C_{PD} 的典型值为 20 pF ~ 24 pF，即便是这样，实际的输出电容也依旧要小得多。

V_{CC}：电源电压。所有电子工程师都知道，电阻性负载（即部分导通晶体管）的功耗与电压的平方成正比。

f：输出信号的转换频率（transition frequency）。这是每秒功耗输出的转换次数（注意，转换频率定义为每秒转换次数除以 2）。

（可以把手理解为方波频率）